

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000022108 A

(43) Date of publication of application: 21.01.00

(51) Int. CI

H01L 27/108 H01L 21/8242 G11C 11/401

(21) Application number: 10187616

(22) Date of filing: 02.07.98

(71) Applicant:

HITACHI LTD HITACHI ULSI

SYSTEMS COLTD

(72) Inventor:

COPYRIGHT: (C)2000,JPO

ISHIMATSU MANABU KITSUKAWA GORO KINO KAZUHISA


## (54) SEMICONDUCTOR STORAGE DEVICE

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor storage device which can cope with both the reductions of the total parasitic capacitance of input output lines, noise, and the area of a sense amplifier driver for overdrive and the speed-up of the driver and the sensitivity deterioration prevention, speed-up, size- reduction of a sense amplifier.

SOLUTION: A semiconductor storage device is a 64-Mb DRAM constituted of a memory cell array and its peripheral circuits and the side edge sections of ring gates FG, which are superimposed upon a diffused layer L with respect to a gate lengths Lg of a ring gate MOS transistor and have substantially U-shapes, are formed in such a way that their gate lengths Lg1 are made slightly longer so as to reduce the fluctuations in a threshold voltage Vth and their upper and lower side parts are made shorter in gate lengths Lg2, so that the layout of the sense amplifier matches the bit-line pitches, and at the same time, the current and speed is increased due to the short gate lengths Lg2. In addition, the source connection to a common source line CSN is arranged at the center of the paired gates of a pair of NMOS transistors.

副の核JE8



## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-22108

(P2000-22108A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

HO1L 27/108

21/8242

G11C 11/401

H01L 27/10

681G 5B024

G11C 11/34

0010 0002

371K 5F083

審査請求 未請求 請求項の数6 OL (全 12 頁)

(21)出願番号

特願平10-187616

(22)出願日

平成10年7月2日(1998.7.2)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出選人 000233169

株式会社日立超エル・エス・アイ・システ

ムズ

東京都小平市上水本町5丁目22番1号

(72)発明者 石松 学

東京都小平市上水本町5丁目22番1号 株

式会社日立超エル・エス・アイ・システム

ズ内

(74)代理人 100080001

弁理士 筒井 大和


最終頁に続く

# (54) 【発明の名称】 半導体記憶装置

# (57)【要約】

【課題】 入出力線の合計寄生容量の低減、ノイズの低減、オーバードライブ用センスアンプドライバの面積の縮小と高速化、センスアンプの感度悪化防止と高速化および微細化への対応とが両立できる半導体配億装置を提供する。

【解決手段】 64MbDRAMであって、メモリセルアレーおよびその周辺回路から構成され、センスアンプのラッチMOSトランジスタであるリングゲートMOSトランジスタのゲート長しgに関して、拡散層しと重なる実質的なコの字型のリングゲートFGの側辺部はしg1をやや太くしてしきい電圧Vthのばらつきを小さくし、上辺部および下辺部はしg2を細くして、センスアンプのレイアウトがピット線ピッチに収まるようにするとともに、しg2が小さいことによる高電流、高速化を図る。さらに、コモンソース線CSNへのソース接続は一対のNMOSトランジスタのペアゲートの中央に配置する。



#### 【特許請求の範囲】

8/3

【請求項1】 メモリセルアレー領域と、これに隣接して配置されるセンスアンプ領域およびサブワードドライバ領域と、このセンスアンプ領域とサブワードドライバ領域との交差領域とを含む半導体配憶装置であって、前記交差領域にメイン入出力線とローカル入出力線との間のスイッチMOSトランジスタを配置し、このスイッチMOSトランジスタは折り返しゲートMOSトランジスタを使い、この折り返しゲートに対する内側拡散層は前記メイン入出力線に接続し、かつ外側拡散層は前記ローカル入出力線に接続して入出力線の合計寄生容量を低減することを特徴とする半導体配憶装置。

1

【請求項2】 メモリセルアレー領域と、これに隣接して配置されるセンスアンプ領域およびサブワードドライバ領域と、このセンスアンプ領域とサブワードドライバ領域との交差領域とを含む半導体配億装置であって、前記センスアンプ領域上に2対のローカル入出力線対を配置し、この2対のローカル入出力線対を、4つの前配メモリセルアレー領域に渡って前配2対のローカル入出力線対が延伸する長さの1/4程度、2/4程度、3/4程度に該当する前配交差領域において、一方のローカル入出力線対は前配1/4程度と前配3/4程度とでツイストし、他方のローカル入出力線対は前配2/4程度でツイストすることを特徴とする半導体配憶装置。

【請求項3】 メモリセルアレー領域と、これに隣接して配置されるセンスアンプ領域およびサブワードドライバ領域と、このセンスアンプ領域とサブワードドライバ領域との交差領域とを含む半導体配憶装置であって、前記交差領域にオーバードライブ用センスアンプドライバを配置し、このオーバードライブ用センスアンプドライバは、それぞれ異なる第1の電圧、第2の電圧が印加され、かつ折り返しゲート形状に形成される2個のNMOSトランジスタからなり、この2個のNMOSトランジスタを1つの拡散層で形成し、4本の折り返しゲートに対する拡散層のうち、最外部ソースと中央部ソースをコモンソース線と接続し、それらの間の2つのソースはそれぞれ前記第1の電圧または前記第2の電圧に接続することを特徴とする半導体記憶装置。

【請求項4】 メモリセルアレー領域と、これに隣接して配置されるセンスアンプ領域およびサブワードドライバ領域と、このセンスアンプ領域とサブワードドライバ領域との交差領域とを含む半導体配憶装置であって、前記センスアンプ領域に配置されるセンスアンプのラッチMOSトランジスタはリングゲートMOSトランジスタで構成し、その実質的にMOSトランジスタを形成するコの字型ゲートのうち、上辺部側および下辺部側ゲート長を側辺部側ゲート長より細くし、コモンソース線に接続のコンタクトは2つの側辺部側ゲートの間に設けることを特徴とする半導体配憶装置。

【請求項5】 請求項1、2、3または4記載の半導体

記憶装置であって、前記スイッチMOSトランジスタ、 前記2対のローカル入出力線対、前記オーバードライブ 用センスアンプドライバ、前記ラッチMOSトランジス タを任意に組み合わせることを特徴とする半導体記憶装 置

【請求項6】 請求項1、2、3、4または5記載の半導体記憶装置であって、前記半導体記憶装置はDRAMであることを特徴とする半導体記憶装置。

【発明の詳細な説明】

10 [0001]

【発明の属する技術分野】本発明は、半導体記憶装置に関し、特にDRAMなどでのメモリセンス系の高性能化において、階層ワード線、階層入出力線方式に適した交差領域とセンスアンプとのレイアウト方式に適用して有効な技術に関する。

[0002]

20

30

【従来の技術】たとえば、本発明者が検討した技術として、半導体配憶装置の一例としての64MbDRAMにおいては、高速化のために階層ワード線と階層入出力線とを組み合わせた方式を用いる技術が考えられる。このような方式は、たとえば特開平8-181292号公報で示されている。この階層入出力線方式の狙いは、ローカル入出力線とメイン入出力線とを分割し、(ローカル入出力線+メイン入出力線)としてみた合計の寄生容量を低減しようとするものである。

[0003]

【発明が解決しようとする課題】ところで、前記のような階層ワード線と階層入出力線とを組み合わせた方式の技術について、本発明者が検討した結果、ローカル入出力線とメイン入出力線との間のスイッチMOSトランジスタのレイアウト方式により寄生容量の大きさは異なることが分かった。元来、階層入出力線は、ローカル入出力線とメイン入出力線とをスイッチMOSトランジスタを介して接続することにより、総合の寄生容量を低減し、アクセス時間を高速化するものである。

【0004】そこで、本発明の目的は、階層入出力線方式に適した交差領域のレイアウト方式において、ローカル入出力線とメイン入出力線との合計寄生容量を低減することができるDRAMなどの半導体配憶装置を提供するものである。

【0005】さらに、本発明の他の目的は、ローカル入 出力線のレイアウトにおいて、ローカル入出力線のノイ ズを低減することができる半導体配憶装置を提供するも のである。

【0006】また、本発明の他の目的は、オーバードライブ用センスアンプドライバのレイアウトにおいて、一方で占有面積が小さくすることができ、他方でセンスアンプ駆動の高速化に寄与することができる半導体配憶装置を提供するものである。

【0007】さらにまた、本発明の他の目的は、センス

アンプラッチMOSトランジスタのレイアウトにおいて、センスアンプの感度を悪化させずに、高速化と微細化への対応を両立させることができる半導体配憶装置を提供するものである。

【0008】本発明の前配ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

#### [0009]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0010】すなわち、本発明による半導体配憶装置は、以下のような特徴を有するものである。

【0011】(1)、交差領域に配置される入出力線のスイッチMOSトランジスタは折り返しゲートMOSトランジスタを使い、内側拡散層はメイン入出力線に接続し、外側拡散層はローカル入出力線に接続する。

【0012】(2).センスアンプ上の2対のローカル入出力線対を、4つのメモリセルアレーに渡ってローカル入出力線が延伸する長さの、1/4、2/4、3/4に該当する交差領域において、一方のローカル入出力線対は1/4と3/4とでツイストし、他方のローカル入出力線対は2/4でツイストする。

【0013】(3)、交差領域に配置されるオーバードライブ用センスアンプドライバは、第1の電圧用と第2の電圧用の2個のNMOSトランジスタを1つの拡散層で形成し、4本の折り返しゲートに対する拡散層のうち、最外部ソースと中央部ソースとをコモンソース線に接続し、それらの間の2つのソースはそれぞれ第1の電圧または第2の電圧に接続する。

【0014】(4)、センスアンプのラッチMOSトランジスタはリングゲートMOSトランジスタで構成し、その実質的にMOSトランジスタを形成するコの字型ゲートのうち、上辺部側および下辺部側ゲート長を側辺部側ゲート長より細くするとともに、コモンソース線に接続のコンタクトは2つの側辺部側ゲートの間に設ける。

【0015】(5).前記(1)~(4)を任意に組み合わせ、 DRAMなどに適用する。

【0016】よって、前配半導体配憶装置によれば、以下のような作用効果を得ることができる。

【0017】(1).多数のMOSトランジスタが加算されるメイン入出力線につながるジャンクション容量が小さくでき、入出力線系の合計寄生容量を低減することができる。

【0018】(2).2対のローカル入出力線対の線間容量によるカップリングノイズの発生が少ないので、ノイズを低減することができる。

【0019】(3),一方で、2個のNMOSトランジスタ の分離領域が不要となり、占有面積が小さくすることが できる。他方で、与えられた交差領域の面積のもとで大 きなゲート幅のドライブMOSトランジスタを実現でき、センスアンプ駆動の高速化に寄与することができる。

【0020】(4).側辺部側ゲート長が影響するセンスアンプの感度を悪化させずに、上辺部側および下辺部側ゲート長に起因する高速化と微細化への対応を両立させることができる。

【0021】(5).DRAMなどでのメモリセンス系において、高速性能と小面積とを両立させることができる。

10 [0022]

30

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において同一の部材には同一の符号を付 し、その繰り返しの説明は省略する。

【0023】図1は本発明の一実施の形態である半導体 記憶装置を示す概略レイアウト図と部分拡大図、図2は 本実施の形態の半導体配憶装置において、メモリセルア レー周りのセンスアンプ領域、交差領域を示すレイアウ ト図と回路図、図3は階層入出力線方式を示す回路図と 20 レイアウト図、図4は入出力線スイッチMOSトランジ スタを示すレイアウト図、図5はローカル入出力線を示 すレイアウト図、回路図および説明図、図6はローカル 入出力線の具体例を示すレイアウト図、図7はセンスア ンプドライバを示すレイアウト図、図8はセンスアンプ ラッチMOSトランジスタを示すレイアウト図と要部回 路図である。

【0024】まず、図1により本実施の形態の半導体記憶装置のレイアウト構成を説明する。図1(a) は半導体記憶装置の概略レイアウト図、図1(b) は部分拡大図である。

【0025】本実施の形態の半導体記憶装置は、たとえば64MbDRAMとされ、このメモリチップ10には、メインローデコーダ領域11、メインワードドライバ領域12、カラムデコーダ領域13、周辺回路/ボンディングパッド領域14、メモリセルアレー領域15、センスアンプ領域16、サブワードドライバ領域17、交差領域18などが周知の半導体製造技術によって形成されて構成されている。

【0026】この64MbDRAMにおいて、メモリセルアレー領域15の基本のメモリセルアレーは、たとえば256ワード線(WL)×256ビット線対(BL対)としている。図1は、4分割にした4パンク構成例である。ワード線は長辺方向、ビット線は短辺方向に延びている。階層ワード線構成、多分割ビット線構成を用いて、全体で8kワード線×8kビット線対で64Mビットを構成している。

【0027】このメモリチップ10において、長辺中央のメインローデコーダ領域11、メインワードドライバ領域12からサブワードドライバ領域17のドライバを制御するためのメインワード線、プリデコーダ線が左右

に出力される。短辺中央は周辺回路/ボンディングパッ ド領域14で、それとメモリセルアレー領域15との間 にカラムデコーダ領域13が置かれる。カラムデコーダ の出力であるカラム選択線はメモリセルアレー領域15 の上を通り抜けて多数のセンスアンプを制御する。

【0028】図1(b) の部分拡大図で示すように、メモ リセルアレー領域15の左右両端には、サブワードドラ イバ領域17が配置され、上下両側にはセンスアンプ領 域16が配置される。従って、メモリセルアレー領域1 5はセンスアンプ領域16とサブワードドライバ領域1 7に囲まれる。また、サブワードドライバ領域17とセ ンスアンプ領域16が交差する領域は交差領域18と呼 び、センスアンプドライバやIOスイッチ回路が設けら れる。

【0029】次に、図2を用いて、メモリセルアレー周 りのセンスアンプ領域16、交差領域18の回路構成に ついて説明する。図2(a),(b) はメモリセルアレー周り のレイアウト図、図2(c) はメモリセルアレー領域15 に隣接するサブワードドライバ領域17、センスアンプ 領域16の回路図である。

【0030】この交差領域18においては、階層ワード 線方式、センスアンプを上下のメモリセルアレーで共有 するシェアドセンスアンプ方式、センスアンプとサブワ ードドライバの交差領域18にセンスアンプドライバや ローカル入出力線LIOとメイン入出力線MIOの間の スイッチを配置する方式、オーバードライブ電圧VDD CLP(最終的なセル蓄積電圧はVDL)によるオーパ ードライブ駆動センスアンプ方式を想定している。この ように、交差領域18では、多数の回路をセンスアンプ とサブワードドライバで決定される領域に配置する必要 があり、効率的なレイアウトが重要である。

【0031】階層ワード線方式は、メインワード線の繰 り返しピッチをメモリセルアレー領域15のサブワード 線ピッチの、たとえば8倍に緩和し、金属配線の製造歩 留まりを高めるものである。サブワードドライバ領域1 7のドライバでは、メインワード線とプリデコーダ線と で論理をとり、たとえば3.3 Vの電源電圧に対して、V PPレベル (3.8 V) でサブワード線を駆動する。セン スアンプ領域16のセンスアンプはビット線信号を増幅 し、メモリセルに最終的には蓄積電圧VDL(2.0V) を再書き込みする。このとき、センスアンプはオーバー ドライブ方式をとり、過渡的に高い電圧VDDCLP (3.3 V) で駆動し、低い電圧 V D L だけでセンスアン プを駆動した場合の速度低下を防止する。

【0032】カラム選択は、カラムデコーダ領域13の デコーダ出力のカラム選択線YSで行い、カラム選択線 YSがHighの期間にセンスアンプ内のスイッチMO Sトランジスタがオンし、ビット線BLとローカル入出 力線LIOとの接続を行う。交差領域18のスイッチで ローカル入出力線しIOとメイン入出力線MIOとの接 続を行い、読み出し/書き込み情報の授受はビット線B L-ローカル入出力線LIO-メイン入出力線MIO間 で行われる。

【0033】また、交差領域18には、FXドライバ、 CSPドライバ、CSPNイコライザ、CSNドライバ などを含むセンスアンプドライバを主とするもの(Od d) と、FXドライバ、LIO-MIOスイッチ、MI Oイコライザ、CSNドライバ、LIOイコライザ、B LEQBドライバなどを含むIOスイッチを主とするも 10 の (Even) とを交互に置く。これは交差領域 18 が、面積が小さい割には多種類の回路が必要なときに、

レイアウトを効率的に行うためである。 【0034】図2において、VDDCLPの電源線はV PPゲート印加のソース側電圧である。 VDDCLPを オーバードライブ電圧に利用する理由は2つある。第1 は、オーバードライブ用センスアンプの電源電圧VDD 依存性を緩和するものである。VDDCLPの電圧はV

PPで制御され、VPPはワード線用昇圧電圧である。 VDDの変化による速度変化を緩和する働きがある。

【0035】第2は、ラッチアップ対策である。メモリ セルアレー領域15、センスアンプ領域16、サブワー ドドライバ領域17の下部には全面的にトリプルウェル の深いDWELLがあり、そこに回路動作上最も高いV PPを印加する。ところが、VDDパワーオン時にVP Pはチャージポンプ動作で徐々に上がるので、過渡的に VPPがVDDよりも低い状況が生まれ得る。この時に センスアンプのPMOSトランジスタがVDD動作する と、ラッチアップする可能性があるが、交差領域18で のセンスアンプ駆動MOSトランジスタやBLEQBド 30 ライパにVDDCLPを用いれば、VDDCLPはVP Pより遅れて立ち上がるのでラッチアンプに対して安全 である。

【0036】なお、図2において、SHRはシェアドセ ンスアンプ分離信号線、SAP1はオーバードライブ用 の第1センスアンプ充電信号線、SAP2は第2センス アンプ充電信号線、SANはセンスアンプ放電信号線、 BLEQはビット線プリチャージ倡号線、VBLRはビ ット線プリチャージ電圧線、CSP、CSNはセンスア ンプ駆動線をそれぞれ示す。

40 【0037】次に、図3を用いて、階層入出力線方式の 構成について説明する。図3(a) は階層入出力線方式の 回路図、図2(b) はレイアウト図である。

【0038】この階層入出力線方式の狙いは、ローカル 入出力線LIOとメイン入出力線MIOを分割し、LI O+MIOとしてみた合計の寄生容量を低減しようとす るものである。この場合は、LIO-MIO間のスイッ チMOSトランジスタはNMOSトランジスタとPMO Sトランジスタのアナログゲートとしている。それらの ゲートをビット線プリチャージ信号BLEQ, BLEQ

50 Bで制御することにより、活性センスアンプでのスイッ

チはオン、非活性センスアンプでのスイッチはオフとする。

【0039】この階層入出力線方式において、本発明者が検討した結果、スイッチMOSトランジスタのレイアウト方式により寄生容量の大きさは異なることが分かった。元来、階層入出力線はローカル入出力線しIOとメイン入出力線MIOをスイッチMOSトランジスタを介して接続することにより、総合の寄生容量を低減し、アクセス時間を高速化するものである。そのため、後述するようにLIOとMIOのトータルな寄生容量を低減するレイアウトを工夫している。

【〇〇4〇】次に、図4を用いて、本発明による入出力線スイッチMOSトランジスタのレイアウト方式について説明する。図4(a) は単一直線ゲートFG、図4(b),(c)は折り返しゲートFG、そのうち図4(b) はローカル入出力線LIOを内側ソース/ドレイン拡散層Lに接続するものであり、図4(c) はメイン入出力線MIOを内側ソース/ドレイン拡散層Lに接続するものである。本発明では、図4(c)のように、スイッチMOSトランジスタは折り返しゲート型とし、外側ソースをLIOと

\* 接続し、内側ソースをMIOと接続する。その寄生容量をジャンクション容量と配線容量に分類して分析する。 ここでは、3つのケース(図4(a),(b),(c))に分けて 分析する。

【0041】まず、配線容量はローカル入出力線L10は第2金属配線層M2で4つのメモリセルアレーあたり1.33mmで0.25pF、メイン入出力線M10は第3金属配線層M3で16のメモリセルアレーあたり2.59mmで0.47pFであり、以下の3ケースで共通と考え10られる。L10のジャンクション容量CJは4つのメモリセルアレーでセンスアンプのパターン寸法から0.14pFと、これも以下の3ケースで共通と考えられる。スイッチMOSトランジスタのジャンクション容量は3ケースに分かれる。PMOSトランジスタとNMOSトランジスタの抱き合わせスイッチとする。

【0042】前記図1と前記図3を組み合わせた構成に よれば、CJ=(CJN+CJP)×8個である。

【0043】(1).単一直線ゲートの時

 $MIODCJ = (4.9 + 19) \times 8 = 191fF$ 

**\*** 20

LIO+MIOの合計容量=0.25+0.47+0.14+0.19

=1.05pF

(2).折り返しゲートでLIOが内側接続の時

% % MIOOCJ= (5.1+19.7)  $\times$  8=198fF

LIO+MIOの合計容量=0.25+0.47+0.14+0.20

=1.06pF

(3).折り返しゲートでLIOが外側接続の時

 $\star$   $\star$  MIOOCJ= (2,9+11,1) ×8=112 fF

LIO+MIOの合計容量=0.25+0.47+0.14+0.11

=0.97pF

となる。

【0044】この分析の結果、総合容量CLIO+CMIOでは(3)が最も小さい。これは、ローカル入出力線LIOにとってIOスイッチのジャンクション容量はMOSトランジスタの1個であるのに対し、メイン入出力線MIOにとってのIOスイッチは多数(8個)のMOSトランジスタが加算されるからである。従って、MIOにつながるジャンクション容量を小さくすべきである。ちなみに、非階層入出力線構成では、合計容量は(0.25+0.14)×4=1.56pFとなる。

【0045】なお、10スイッチは、PMOSトランジスタとNMOSトランジスタの抱き合わせスイッチでなく、低面積化のためにNMOSトランジスタのみによるスイッチとしてもよい。また、NMOSトランジスタのゲート電圧を外部電圧VDDレベルでなく、それより高い昇圧レベルVPPで制御すれば、高い駆動能力を得ることができる。特に、VDD=3.3 Vの時代から2.5 Vの時代になると、VDDレベルでは駆動能力不足となり、昇圧電圧VPP=3 Vを用いた方が有利となる可能性が高い。

【0046】前記図2に示す構成によるセンスアンプ制 御では、1本のカラム選択線YSは2つのセンスアンプ を制御するので、センスアンプ上には2対のローカル入

30 出力線LIOが4つのメモリセルアレーの長さを向かい 合って配置することになる。これらローカル入出力線LIOの線間容量により、カップリングノイズが発生する。そのノイズ低減のためのツイスト方法について、図 5および図6を用いて以下に説明する。

【0047】図5において、図5(a) はローカル入出力 線LIOのレイアウト図、図5(b)はセンスアンプの回 路図、図5(c) はツイスト方法の説明図である。

【0048】ローカル入出力線LIOのセンスアンプ上の2対のLIO対を、4つのメモリセルアレーに渡って LIOが延伸する長さの、1/4、2/4、3/4に該 当する交差領域18において、一方のLIO対は1/4 と3/4でツイストし、他方のLIO対は2/4でツイ ストすることを特徴とする。この方式の基本原理自体 は、特開平4-252494号公報に開示されている。 それに対して本発明の新規なところは、ツイストをワー ドシャント対応領域ではなく、サブワードドライバの交 差領域18で行うことである。

【0049】具体的には、ローカル入出力線し10のレイアウト図を示す図6のように行う。図6は、交差領域18でツイストするところで、第2金属配線層M2と第

3金属配線層M3とを用い、その間をスルーホールを通じて接続している。すなわち、第2金属配線層M2で配置される2対のローカル入出力線対し100, L101 のうち、一方のローカル入出力線対し101T, L10 1日を交差領域で第3金属配線層M3を用いてツイストしている。

【0050】また、前配オーバードライブ駆動センスアンプ方式において、オーバードライブ充電は、従来はPMOSトランジスタ(VDDあるいはVDDCLP)とNMOSトランジスタ(VDL)で行ってきたが、両方をNMOSトランジスタとすることにより、MOSトランジスタのウェル分離領域が不要となることに加え、2つのNMOSトランジスタの複合の工夫の可能性が生じた。この工夫点について、図7を用いて以下に説明する。

【0051】図7は、交差領域18でのセンスアンプドライバのレイアウト図である。図7(a)は従来例であり、図7(b)は本発明におけるセンスアンプドライバのレイアウト図である。図7(b)は、オーバードライブ用の電圧VDDCLPと最終定常電圧VDLとがそれぞれ印加される2個のNMOSトランジスタを1つの拡散層しで形成し、4本の折り返しゲートFGに対する拡散層しのうち、最外部ソースと中央ソースをコモンソース線CSPと接続し、それらの間の2つのソースはそれぞれVDDCLPまたはVDLに接続する。これにより、2つのMOSトランジスタのしっcっsの分離領域が不要となり、占有面積が小さくなる。別の見方をすれば、与えられた交差領域18の面積のもとで大きなゲート幅のドライブMOSトランジスタを実現でき、センスアンプ駆動の高速化に寄与することができる。

【0052】次に、図8を用いて、センスアンプのラッチMOSトランジスタについて説明する。図8(a) はラッチMOSトランジスタであるリングゲートMOSトランジスタのレイアウト図、図8(b) はセンスアンプの要部回路図である。

【0053】本発明のようなリングゲートMOSトランジスタを利用したセンスアンプのレイアウトは、ISSCC'93,pp44-45,H. Yamauchi et al., "A 20ns Battery-Oper ated16Mb CMOS DRAM"、に記載されている。しかし、この文献ではゲート長しgの値や場所ごとの変化は明らかにされていない。一般に、しgを小さくすると、MOSトランジスタの電流駆動能力は大きくなるが、しきい電圧Vthのばらつきは大きくなる。本発明では、リングゲートMOSトランジスタのゲート長しgに関して、拡散層しと重なる実質的なコの字型のリングゲートFGの上辺部および下辺部と側辺部とで差を設けている。

【0054】すなわち、本発明は、図8(a) のように、 実質的なコの字型のリングゲートFGの側辺部はLg1 をやや太くし、Vthばらつきを小さくする。上辺部お よび下辺部はLg2を細くし、センスアンプのレイアウ トがビット線ピッチに収まるようにするとともに、Lg 2が小さいことによる高電流、高速化を図る。さらに、コモンソース線CSNへのソース接続は一対のNMOSトランジスタのペアゲートの中央に置く。センスアンプの感度は主としてこの部分で効くと考えられる。今後、ビット線ピッチはますます微細化されるが、本発明のようにゲート長Lgに差を持たせることにより、センスアンプの感度を悪化させずに、高速化と微細化への対応を両立させることができる。

10 【0055】以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前配実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0056】たとえば、前配実施の形態においては、6 4MbDRAMに適用した場合について説明したが、これに限定されるものではなく、128Mb、256Mbなどの大容量のDRAM、さらにシンクロナスDRAMなどについても広く適用可能であり、このように大容量の構成とすることにより本発明の効果はますます大きくなる。

[0057]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0058】(1).交差領域に配置される入出力線のスイッチMOSトランジスタのレイアウトを工夫することで、多数のMOSトランジスタが加算されるメイン入出力線につながるジャンクション容量を小さくすることができるので、入出力線系の合計寄生容量を低減することが可能となる。

【0059】(2) センスアンプ上の2対のローカル入出 カ線対の交差領域におけるレイアウトを工夫すること で、2対のローカル入出力線対の線間容量によるカップ リングノイズの発生を少なくすることができるので、ノ イズを低減することが可能となる。

【0060】(3)、交差領域に配置されるオーバードライブ用センスアンプドライバのレイアウトを工夫することで、一方で、2個のNMOSトランジスタの分離領域が40 不要となるので、占有面積が小さくすることが可能となり、他方で、与えられた交差領域の面積のもとで大きなゲート幅のドライブMOSトランジスタを実現することができるので、センスアンプ駆動の高速化に寄与することが可能となる。

【0061】(4).センスアンプ領域に配置されるセンス アンプのラッチMOSトランジスタのレイアウトを工夫 することで、しきい電圧のばらつきを小さくし、ビット 線ピッチに収まるようにするとともに、高電流、高速化 を図ることができるので、センスアンプの感度を悪化さ 50 せずに、高速化と微細化への対応を両立させることが可

能となる。

【0062】(5).前記(1)~(4)により、階層ワード線、階層入出力線方式のDRAMなどの半導体記憶装置において、交差領域とセンスアンプとのレイアウトを工夫することにより、メモリセンス系の高速性能と小面積とを両立させることが可能となる。

11

### 【図面の簡単な説明】

【図1】(a),(b) は本発明の一実施の形態である半導体 記憶装置を示す概略レイアウト図と部分拡大図である。

【図2】(a),(b),(c) は本発明の一実施の形態の半導体 記憶装置において、メモリセルアレー周りのセンスアン プ領域、交差領域を示すレイアウト図と回路図である。

【図3】(a),(b) は本発明の一実施の形態の半導体記憶 装置において、階層入出力線方式を示す回路図とレイア ウト図である。

【図4】(a),(b),(c) は本発明の一実施の形態の半導体 記憶装置において、入出力線スイッチMOSトランジス タを示すレイアウト図である。

【図5】(a),(b),(c) は本発明の一実施の形態の半導体 記憶装置において、ローカル入出力線を示すレイアウト 図、回路図および説明図である。


【図6】本発明の一実施の形態の半導体配憶装置において、ローカル入出力線の具体例を示すレイアウト図である。

【図7】(a),(b) は本発明の一実施の形態の半導体記憶 装置において、センスアンプドライバを示すレイアウト 図である。 【図8】(a),(b) は本発明の一実施の形態の半導体記憶 装置において、センスアンプラッチMOSトランジスタ を示すレイアウト図と要部回路図である。

#### 【符号の説明】


- 10 メモリチップ
- 11 メインローデコーダ領域
- 12 メインワードドライバ領域
- 13 カラムデコーダ領域
- 14 周辺回路/ボンディングパッド領域
- 10 15 メモリセルアレー領域
  - 16 センスアンプ領域
  - 17 サブワードドライバ領域
  - 18 交差領域
  - LIO ローカル入出力線
  - MIO メイン入出力線
  - YS カラム選択線
  - BL ビット線
  - SHR シェアドセンスアンプ分離信号線
  - SAP1 オーバードライブ用の第1センスアンプ充電
- 20 信号線
  - SAP2 第2センスアンプ充電信号線
  - SAN センスアンプ放電信号線
  - BLEQ ビット線プリチャージ信号線
  - VBLR ビット線プリチャージ電圧線
  - CSP, CSN センスアンプ駆動線
  - FG ゲート
  - L 拡散層

[図1]





•


【図2】



[図3]









[図6]


図 6



【図7】



【図8】



(72)発明者 橘川 五郎

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 嬉野 和久

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

F ターム(参考) 5B024 AA03 AA07 AA15 BA05 BA09 BA29 CA21 5F083 AD00 GA01 GA03 GA12 KA03 KA11 LA03 LA05 LA07 LA09 LA11 LA20 LA21 LA30 ZA01